Multiplier. 2

32-bits Radix-4 booth encoded multiplier를 구현했다.

compressor를 사용하여 만들어졌으며

현재는 최종적으로 32-bits Ladner-Fischer adder 2개를 연결하여 연산된다.

booth encoding을 하기 전보다 크기는 약 1/6정도 증가하였으며

2's complement bits의 음수 연산이 가능하게 되었다.

output port까지의 propagation delay는 49ns 정도이며 

원래 구성하였던 multiplier와 차이는 없다.

이를 optimization하기 위해서 일단은

64-bits adder들의 비교 및 삽입이 우선적으로 필요하게 되었으며

compressor를 사용하였을 때

carry가 ripple되는 구간이 현재 4-bits CLA 혹은 32-bits LFA로 구성되어 있으므로

이를 변경해 보는것을 시행하여 보도록 하겠다.